香山开源处理器介绍

2019 年，在中国科学院支持下，由 中国科学院计算技术研究所 牵头发起 “香山” 高性能开源 RISC-V 处理器项目，研发出目前国际上性能最高的开源高性能 RISC-V 处理器核 “香山”。

香山在GitLink的组织

https://www.gitlink.org.cn/OpenXiangShan

香山文档仓库

这里是香山开源处理器官方文档，详细介绍香山处理器架构、相关开源工具链及其使用方法。目前文档以南湖架构为主，昆明湖的设计文档还未更新。

https://xiangshan-doc.readthedocs.io

这里是生成香山开源处理器文档的仓库。

https://www.gitlink.org.cn/OpenXiangShan/XiangShan-doc

香山RTL代码

香山主仓库

这里是香山开源处理项目开发的主仓库，目前正在进行”昆明湖”架构的开发工作，最新的代码在master分支。我们非常欢迎来自社区的贡献。

https://www.gitlink.org.cn/OpenXiangShan/XiangShan

香山缓存子系统

香山处理器使用的非阻塞L2/L3缓存。

https://www.gitlink.org.cn/OpenXiangShan/HuanCun

香山处理器的浮点功能部件

香山处理器使用的浮点书运算部件。

https://www.gitlink.org.cn/OpenXiangShan/FuDian

香山verilog代码仓库

香山处理器使用的verilog/system verilog语言所写的RTL代码。

如果你对香山处理器感兴趣，希望参与到香山处理器的开发中，但又对Chisel/Scala不熟悉，那么你可以使用Verilog/System Verilog进行开发，并在本仓库中提出Pull Request，熟悉Chisel和Scala的开发者会将你的代码用Chisel重写并merge到香山中，重写的Chisel代码中会保留你的姓名，并会附上一个指向你在本仓库中代码的链接。

https://www.gitlink.org.cn/OpenXiangShan/XS-Verilog-Library

香山验证环境

NEMU

NEMU(NJU Emulator)是香山开源处理器项目使用的指令模拟器，其作为符合RISC-V标准规范且加入了香山处理器特性的中间层，在香山处理器的开发和验证中起到了重要作用。

https://www.gitlink.org.cn/OpenXiangShan/NEMU

Difftest

香山使用Difftest验证框架对处理器做功能验证，用于对比的golden model可以是香山使用的指令模拟器NEMU或RISC-V官方的riscv-isa-sim。

riscv-isa-sim: https://github.com/riscv-software-src/riscv-isa-sim

nexus-am

AM(Abstract Machine)是向程序提供运行时环境的库。

https://www.gitlink.org.cn/OpenXiangShan/nexus-am

DRAMsim3

一个 Cycle-level 模拟内存行为的仿真库，针对香山项目进行了配置。

https://www.gitlink.org.cn/OpenXiangShan/DRAMsim3

env-scripts

这里包含一些脚本文件，包括性能分析、模块替换和时序分析等。

https://www.gitlink.org.cn/OpenXiangShan/env-scripts

xs-env

包含香山处理器前端开发环境部署脚本。

https://www.gitlink.org.cn/OpenXiangShan/xs-env