2011年5月，第一版指令集正式发布。该指令集设计非常简单，采用了基础指令集与扩展指令集的方式。基础指令集只包含了不到50条指令，但已经可以用于实现一个具备定点运算和特权模式等基本功能的处理器。扩展指令集提供了一些常用的原子操作指令、浮点运算指令等，用户也可以根据自身需求进行自定义。这样，这套指令集既保留了“简单”这个大优点，又赋予了用户足够的灵活性。伯克利的研究团队在发布时还做了两个重大的决定：
一是将新的指令集命名为RISC-V（读作RISC-Five），表示为第五代RISC（精简指令集计算机）。每一代RISC处理器都是在同一人带领下完成，那就是加州大学伯克利分校的David Patterson教授。也正是他与学生David Ditzel在1980年发表的那篇经典论文“The case for the reduced instruction set computer”中创造了RISC一词。
CHIPS联盟的工作辅助和促进了 CPU 和 SoC 方向上的开源协作和创新，加速了企业的产品落地，并对构建开源芯片生态发挥了重要作用。
（二）OpenHW Group
OpenHW Group于2019年在加拿大注册，是一个以协作方式开发开源硬件和相关软件的非营利组织，致力于开发、验证和提供开源处理器内核。该组织致力于推动开放源代码硬件的发展，以推广基于RISC-V架构的开放源代码芯片设计和开发为主要目标。OpenHW Group 不仅提供开源的硬件设计和软件工具，还提供教育和培训、技术支持和认证等服务，以支持开放源代码硬件社区的成长。
全球RISC-V发展现状与趋势情况报告
第一章 全球处理器芯片发展现状与趋势 一、全球处理器芯片发展现状与趋势 （一）全球处理器芯片生态发展现状
处理器芯片产业是影响一个国家长远发展的战略产业，是数字经济的底层和基石。芯片按功能可分为处理器芯片、存储芯片和其他功能芯片。其中，处理器芯片是电子设备的“大脑”，作为基石和底板支撑了占我国国内生产总值（GDP）总额近 1/6 的信息产业，广泛应用于国民经济各领域，是核心战略物资。目前，我国高端处理器生态长期被英特尔X86和ARM两家国外公司高度垄断，其他企业和用户或是无法获取，或是需支付授权费，面临严峻的卡脖子问题。
在全球处理器市场上，X86指令集芯片产品已占据PC领域90%市场份额，Intel和AMD在X86芯片市场中占据主导地位，其中Intel占了80%的市场份额，AMD则占了19.2%。在服务器领域，X86市场份额达到了91%，ARM占了6%，其余3%则由MIPS、PowerPC等占据。ARM作为全球最大的半导体IP公司，其市场占比约41.1%，达到了66.7亿美元。自ARM成立以来，基于ARM架构芯片的累计出货量迄今已超过2500亿颗。在手机市场，全球超过99%的智能手机采用的都是基于ARM架构的芯片；在中国服务器市场，ARM架构的市场份额达40%，龙芯、海光、兆芯和申威等国产CPU约占25%左右。ARM在2023财年营收达26.79亿美元，而中国则是其最大的客户，占ARM总收入的24%。目前，ARM正从智能手机和消费类设备设计通用CPU，转向为特定市场设计专用CPU，包括云基础设施、汽车和物联网以及面向特定市场的计算平台。
指令集架构（ISA）则作为计算机系统中硬件与软件之间交互的标准规范，是处理器芯片生态的基石。过去半个多世纪，处理器指令集均属于公司私有，其他企业和用户或是无法获取，或是需支付授权费，这是导致处理器生态垄断的根源，导致全球芯片产业发展极不平衡，且面临极大的供应链安全风险。以X86为主流的复杂指令集，在计算机市场应用广泛，但授权费较高、自主程度较低。以ARM为代表的精简指令集在嵌入式领域应用最为广泛，生态较为完善，但未开源，仍具备一定供应链风险以及需要支付授权费用。
（二）开放指令集架构RISC-V
1.开放指令集架构RISC-V的起源
2010年，加州大学伯克利分校的一个研究团队正在准备启动一个新项目，需要选择一种处理器指令集。他们分析了ARM、MIPS、SPARC、X86等多个指令集，发现它们不仅设计越来越复杂，而且还存在知识产权问题。于是伯克利的研究团队临时组建一个四人小组，开展一个3个月的暑期小项目——从零开始设计一套全新的指令集！这个小项目的目标是新指令集能满足从微控制器到超级计算机等各种尺寸的处理器，能支持从FPGA到ASIC到未来器件等各种实现，能高效地实现各种微结构，能支持大量的定制与加速功能，能和现有软件栈与编程语言很好的适配。还有最重要的一点就是要稳定——不会改变，不会消失。
2011年5月，第一版指令集正式发布。该指令集设计非常简单，采用了基础指令集与扩展指令集的方式。基础指令集只包含了不到50条指令，但已经可以用于实现一个具备定点运算和特权模式等基本功能的处理器。扩展指令集提供了一些常用的原子操作指令、浮点运算指令等，用户也可以根据自身需求进行自定义。这样，这套指令集既保留了“简单”这个大优点，又赋予了用户足够的灵活性。伯克利的研究团队在发布时还做了两个重大的决定： 一是将新的指令集命名为RISC-V（读作RISC-Five），表示为第五代RISC（精简指令集计算机）。每一代RISC处理器都是在同一人带领下完成，那就是加州大学伯克利分校的David Patterson教授。也正是他与学生David Ditzel在1980年发表的那篇经典论文“The case for the reduced instruction set computer”中创造了RISC一词。
二是将RISC-V指令集彻底开放，使用BSD License开源协议。伯克利研究团队认为，指令集ISA作为软硬件接口的一种说明和描述规范，不应该像ARM、PowerPC、X86等指令集那样需要付费授权才能使用，而应该开放（Open）和免费（Free）。RISC-V选择的BSD开源协议给予使用者很大自由，允许使用者修改和重新发布开源代码，也允许基于开源代码开发商业软件发布和销售。因此BSD开源协议对商业集成很友好，很多的企业在选用开源产品时都会首选BSD开源协议。
于是，一套全新的开放指令集RISC-V诞生了——全世界任何公司、大学、研究机构与个人都可以开发兼容RISC-V指令集的处理器，都可以融入到基于RISC-V构建的软硬件生态系统，而不需要为指令集付一分钱。伯克利研究团队对RISC-V寄予厚望，希望它能被应用到各种场合，从微控制器到超级计算机；也希望它能像Linux通过开源成为全世界操作系统的事实标准之一，最终成为全世界处理器指令集的事实标准，为下一个50年计算机系统设计与创新做出奠基性贡献。
2.开放指令集架构RISC-V的特点
RISC-V是一个基于精简指令集（RISC）原则的开源指令集架构（ISA），指令集设计者对以往指令集取其精华、去其糟粕后才得到了RISC-V，如RISC-V没有采用MIPS和SPARC等指令集中被广为诟病的分支延迟槽等。
RISC-V最为重要的一个特点是模块化。传统的增量指令集架构设计要求保持向后的二进制兼容，因此新处理器必须负重前行，在实现所有历史设计的基础上实现新的设计，这使得指令集架构的复杂度随时间持续增长。RISC-V的做法是将指令集划分为几个标准的子集，称为扩展，并保持一些基础的扩展（例如RV32I）永远不变。这一约定给编译器和操作系统相关的开发人员提供了稳定的目标。并且这些扩展是可选的，处理器的设计者可以根据需求选择实现不同的扩展，这对于嵌入式应用至关重要。
与其它指令集一样，RISC-V为操作系统和其它场景提供了更高的权限模式。除了通常的用户模式（U模式）以外，RISC-V架构还包括最底层的机器模式（M模式）和为操作系统提供的监管者模式（S模式）。M模式是所有标准的RISC-V处理器必须实现的，拥有对硬件的完全控制权。简单的嵌入式系统只需要支持M模式即可，在此模式下可以处理异常和中断。M模式和U模式的组合可以实现简单的基于地址寄存器比较的内存隔离，而更复杂的基于分页的虚拟内存方案需要依靠S模式来实现。默认情况下，所有异常都会交由M模式处理，但对于那些实现了S模式的系统，RISC-V提供了一套异常委托机制，可以选择性地将中断和同步异常交给S模式处理，完全绕过M模式，从而避免了异常处理效率的降低。这两种权限模式各有一组控制状态寄存器（CSR），而嵌套中断需要配合软件用栈实现。
RISC-V主要的指令扩展如下：
（1）I扩展：整数扩展（RV32I）为RISC-V的基础整数指令集，所有实现都必须支持。RV32I极度精简，仅有38条指令，但是功能齐全，执行通用计算所必须的整数计算、访存、分支以及系统调用等指令一应俱全。处理器仅需支持RV32I，便可以运行完整RISC-V软件栈。
（2）M扩展：乘法扩展（RV32M）为RISC-V整数乘除法扩展指令集，M扩展支持整数的有符号以及无符号乘除法运算。
（3）F扩展/D扩展：单精度浮点扩展（RV32F）和双精度浮点扩展（RV32D）为RISC-V的浮点指令集。共用一组独立于整数寄存器的浮点寄存器，拥有常规的访存和运算指令，也有一些包括乘加指令在内的融合运算指令，使得运算过程更精简而准确。另外为了有助于数学库的编写，还包括了有助于符号操作的符号注入指令和测试操作数属性的分类指令。F和D扩展没有包括浮点分支指令，取而代之的是浮点比较指令，可以根据浮点数的比较结果设置寄存器的值，并用于条件分支。
（4）A扩展：原子扩展（RV32A）为RISC-V的原子操作指令集，为同步操作提供了必要的支持。RV32A扩展为不同的使用场景提供了两种对应的原子操作。其中加载保留（lr）指令和条件存储（sc）指令保证了原子的比较-交换（compare-and-swap）的实现；AMO指令在多处理器系统中的可扩展性比lr和sc更好，可以实现I/O通信中的总线原子读写，从而简化设备驱动，提高I/O性能。
（5）G扩展：通用扩展（RV32G）为RISC-V基础整数指令集RV32I加上标准扩展（M、F、D、A），统称RV32G。
（6）C扩展：压缩扩展（RV32C）为RISC-V的压缩指令集。包括了与标准32位RISC-V一一对应的短指令，它们只对汇编器和链接器可见，因此编译器编写者和汇编语言程序员可以忽略它们。以往的ISA设计在重新设计短指令集时，会为处理器和编译器的设计增加负担，而RISC-V通过上述设计避免了这一缺陷。
（7）V扩展：向量扩展（RV32V）为RISC-V向量指令集，与其它指令集中的单指令多数据流（SIMD）指令不同的是，RV32V将内部向量寄存器的宽度与指令集解耦，解决了SIMD指令集每一代升级宽度时，带来的上层软件适配问题。向量指令集支持向量计算、向量load/store、向量条件运算等操作。
（三）开源芯片技术体系
近年来，开放指令集架构RISC-V以“指令集应该免费”的宗旨，在全世界形成普遍共识与积极投入。根据《麻省理工科技评论》发布的2023年“全球十大突破性技术”，“一个被称为RISC-V的开放标准可能会改变公司制造计算机芯片的方式”将会引领新一轮处理芯片技术变革。
1.处理器芯片设计流程
处理器芯片设计流程一般包括3个阶段：
阶段1：根据指令集手册进行微架构设计，输出一系列设计文档；
阶段2：投入相当的工程理论，把微架构设计实现为寄存器传输级（RTL）源代码；
阶段3：使用电子设计自动化（EDA）工具将RTL源代码转化为可供流片的芯片版图。
2.处理器芯片设计新趋势：开源芯片模式
“开源”（open source）全称为开放源代码，其最大的特点是开放，即在版权限制范围之内任何人都可以得到源代码，并加以修改学习、重新发放。开源模式于20世纪80年代初开始在软件领域流行，现已成为软件领域不可或缺的一种开发模式。2019 年的一组调查数据显示，高达99%的软件使用开源组件。如今，开源模式已经扩展到硬件领域，尤其在处理器芯片领域，基于开源指令集 RISC-Ⅴ的开源芯片生态正在快速崛起。
开源芯片是指芯片设计和制造过程中采用开源软件和硬件工具，以及开放的设计标准和知识产权共享的芯片。开源芯片的设计和制造过程是透明、公开的，任何人都可以自由访问、修改和使用相应的技术和知识。开源芯片的优势在于降低成本、提高灵活性、促进创新、提高可靠性和安全性，以及促进标准化。相比传统的封闭式芯片设计和制造，任何人都可以参与到开源芯片的设计和制造中，促进芯片产业的创新和竞争。开源芯片发展新趋势存在三大驱动力：
（1）“摩尔定律”逐渐放缓，领域专用体系结构（DSA）开始盛行，但DSA会引起碎片化问题，从而使得芯片设计成本与周期2个维度同时降低门槛；
（2）芯片研发门槛高客观上阻碍了创新，而降低门槛激发了创新活力、繁荣了芯片产业；
（3）芯片架构人才紧缺，而降低门槛有助于快速和大规模培养高水平芯片设计人才。
3.开源芯片技术体系
一套完整的开源芯片技术体系包括：L1开源指令集、L2开源设计实现、L3开源工具3个层次。
（1）L1开源指令集：指令集架构ISA本质上是一种标准规范，其表现形式是一份手册文档。开源指令集的内涵包含两个方面，一是任何人都可以免费获取指令集手册，根据手册免费设计与实现自己的处理器芯片；二是指令集的演进由开源社区共同制定，而不是由某个公司掌控。
RISC-Ⅴ指令集规范处于L1级，它允许全世界任何人免费实现一个RISC-Ⅴ处理器，可以是商用，也可以开源。其中基于 RISC-Ⅴ的商业处理器IP则停留在L1级。
（2）L2开源设计实现：处理器芯片的微架构设计一般由设计文档记录，处理器芯片的实现则是用硬件描述语言（如Verilog、Chisel等）来描述设计文档中的微架构设计，形成一份寄存器传输级（RTL）源代码。开源设计实现的内涵包含两个方面——微架构设计文档和RTL源代码，均可免费获取。 目前，国际上已有超过100个开源RISC-Ⅴ处理器实现，如伯克利的Rocket/BOOM、阿里平头哥的OpenXuantie系列、芯来科技有限公司的蜂鸟E200等，这些开源RISC-Ⅴ处理器都处于L2级。因为它们虽然开源了处理器源代码，但相应的设计工具并未开源。
（3）L3开源工具：处理器芯片的设计与实现过程中需要使用各种工具，主要包括三大类：一是微架构设计空间优化工具，包括软件模拟器、程序特征分析工具、性能/功耗建模与评估工具等；二是测试与验证工具，包括不同层次（模块级、组件级、IP 级、SoC级等）的功能正确性验证工具、错误定位与追踪工具、形式化验证工具、自动化测试框架与测试用例等；三是EDA工具，包括综合工具、布局布线工具、仿真工具、版图生成与验证工具等。 理想的L3级应该是设计与实现开源芯片的工具全部开源，目前世界范围尚未达到这个水平。中国科学院计算技术研究所开发了开源高性能RISC-Ⅴ处理器“香山”，同时将开发“香山”的一系列底层工具也开源，已经向L3级靠近。但“香山”也还未完全达到 L3 级，最多只有L2.5级，因为当前“香山”的开发过程中仍需大量使用商业EDA工具。只有开源EDA取得突破性进展，L3级开源芯片才能真正得以实现，这还有很多挑战。
由此可见，L1级是整个开源芯片技术体系的基础；没有L1级的开源指令集，则不可能有L2级开源设计实现。这也正是RISC-Ⅴ指令集的价值所在，它赋予了全世界所有人免费设计与实现处理器芯片的平等机会。虽然L1是基础，但要设计与实现一个处理器，L2——开源设计实现与L3——开源工具更为重要，而且两个层次紧密联系。用操作系统作类比，可移植操作系统接口（POSIX）系统调用标准属于L1级，Linux操作系统源代码属于L2级，C语言/GCC编译器则属于L3级。
二、全球RISC—V生态发展现状与趋势
（一）基金会介绍
（1）RISC-V基金会
RISC-V基金会成立于2015年，于2020年3月将总部从美国迁往瑞士，负责RISC-V指令集架构及其软硬件生态的标准化、保护和推广。2022年，RISC-V全球出货突破100亿个，在生态建设上， RISC-V 基金会会员同比增长26%，包括美国、德国、日本、英国、瑞典等发达国家和国际知名企业如英特尔、谷歌、西门子、三星及中国的华为、阿里等，覆盖芯片厂商、芯片设计服务公司、软件提供商等软硬件公司，以及大学、科研机构和投资机构等。在RISC-V国际基金会的机构会员中，中、美、欧三方呈现并驾齐驱的态势。在基金会23个高级会员中，和中国相关的达到12个，包括阿里巴巴集团、晶心科技（Andes）、北京开源芯片研究院、成为资本、海河实验室、华为、中国科学院计算所(ICT)、中国科学院软件研究所（ISCAS）、RIOS实验室、中兴、希姆计算、腾讯。美国相关的高级会员数量达到了9家，包括：Google、intel、Qualcomm、Rivos、SEAGATE、SiFive、VENTANA MICRO、Akeana、Synopsys。在具有投票权的董事会24名董事中，与中国相关的8位，与美国相关的11位，与欧洲相关的5位。
（2）RISE基金会
RISC-V 软件生态系统 (RISE)（The RISC-V Software Ecosystem (RISE)） 项目成立于 2022 年底至 2023 年初以邀请机制进行组建，首批成员成为 2023 年度理事会成员，并于 2023 年 5 月正式公开发布成员招募。RISE 通过行业领导者领导的协作项目，加速 RISC-V 架构开源软件的开发，提高RISC-V平台实施的质量、推动RISC-V软件生态系统向前发展并协调生态系统合作伙伴的努力。其使命是加速 RISC-V 开源软件的开发，提高RISC-V平台实施的质量，推动RISC-V软件生态系统向前发展并协调生态系统合作伙伴的努力。目前RISC基金会是国际上唯一认可的服务于 RISC-V 软件生态的组织。Linux Foundation Europe (LFEU) 和 RISC-V 基金会共同推动成立，晶心、谷歌、imagination、英特尔、MEDIATEK、英伟达、高通、红帽、Rivos、三星、SiFive、平头哥、VENTANA。
（二）全球各国RISC-V发展态势
1.中国
面对新一轮处理器生态变革机遇，中科院率先布局RISC-V开源芯片生态，使中国在这一轮新趋势中处于国际第一梯队。2015年，中科院计算所成为RISC-V国际基金会的创始成员，也是大陆唯一的创始成员单位。2018年，在中央网信办、工信部和中科院的指导下，中科院计算所牵头成立中国开放指令生态（RISC-V）联盟，目前已有140多个成员，包括华为、阿里等头部企业，汇聚了国内RISC-V力量。2019年，中科院启动先导C专项，中科院计算所包云岗团队研制成功了“香山”高性能开源处理器、“傲来”RISC-V原生操作系统、SERVE芯片敏捷开发云平台，启动了“一生一芯”人才培养计划等，引领中国RISC-V生态发展。2021年北京市与中科院战略合作，推动北京开源芯片研究院（简称“开芯院”），加速香山的技术演进和应用落地，合力打造全球领先的RISC-V产业生态。2023年7月，工信部筹划成立“CESA 开放精简指令集工作委员会”，旨在发挥在产业组织、行业自律方面的作用，为 RISC-V 产业领域的标准研制、标准符合性评估、知识产权保护、人才培养、产业研究等方面支撑服务，引导国内 RISC-V 产业从无序竞争走向协同创新，形成产业合力，实现优势互补、资源共享、协同推进，共同营造产业良好生态环境，带动产业链协同发展。2023年8月，工信部推动成立中国电子工业标准化技术协会RISC-V工作委员会，旨在围绕RISC-V产业发展开展标准研制、符合性评估、知识产权保护、人才培养、产业研究等方面工作。开芯院作为首届副会长单位，将深度参与工委会标准研制、符合性评估等方面工作，共同推动RISC-V架构标准制定和产业生态繁荣。
2.欧盟
2022年2月，欧盟委员公布《芯片法案》，计划大幅提升欧盟在全球的芯片生产份额。根据该法案，欧盟将投入超过430亿欧元公共和私有资金，用于支持芯片生产、试点项目和初创企业。其中，110亿欧元将用于加强现有的研究、开发和创新，以确保部署先进的半导体工具以及用于原型设计、测试的试验生产线等。到2030年，欧盟计划将在全球芯片生产的份额从目前的10%增加到20%。《芯片法案》主要提出三方面内容：第一，提出“欧洲芯片倡议”，即通过汇集来自欧盟、成员国和现有联盟相关第三国和私营机构资源力量，建设成“芯片联合事业群”，提供110亿欧元用于加强现有研究、开发和创新；第二，建设新的合作框架，即通过吸引投资和提高生产力来确保供应安全，以提高先进制程芯片供应能力，通过提供基金为初创企业提供融资便利；第三，完善成员国与委员会之间的协调机制，通过收集企业关键情报以监控半导体价值链，建立危机评估机制，以实现半导体供应、需求预估和短缺情况的及时预测，从而能够迅速地做出反应。
2022年9月8日，欧盟委员会发布《关于建立欧洲开源硬件、软件和RISC-V技术主权的建议和路线图》，目标为了维持欧洲在芯片领域的核心竞争优势。开源生态系统的技术路线图制定开源生态系统的技术路线图及九大优先发展方向，并提出保障欧洲开源硬件、软件和RISC-V技术主权的发展建议。
3.俄罗斯
2022年6月，俄数字发展部部长宣布将大力扶持国产RISC-V处理器发展。俄联邦数字发展、通信与大众传媒部部长 MaksutShadavev 表示将为基于RISC-V架构的处理器开发提供大量资金支持，并将此视为当务之急。尽管目前存在通过平行进口方式获得西方国家先进芯片的可能，但具体实施仍有很大不确定性，俄国产芯片生产从台积电转移至“友好国家”将是一个漫长过程，对某些制程而言也难以实现，此外，业界流行的Arm架构产品方案，也较易遭受国外制裁。
俄罗斯的服务器与存储系统制造商Yadro，俄罗斯国产处理器Baikal的开发商Baikal Electronics，Astra Linux操作系统的开发商RusBITech Astra和莫斯科国立电子技术学院等成立了俄罗斯RISC-V联盟，并由俄罗斯第二大电信运营商MegaFon的前CEO安娜·谢列布里亚尼科娃来主导。根据该联盟发表的声明，该联盟的主要工作将侧重于开发并适应基于RISC-V的行业标准，保证大规模工业用途的开发，为软件开发人员提供专家支持的同时，培训学生使用基于RISC-V架构的技术。
4.印度
2022年4月，印度电子和信息技术部(MeitY)宣布成立印度半导体任务专家小组，制定印度发展半导体的战略，并斥资300亿美元建立一个完整的供应链生态系统，5月印度电子和信息技术部(MeitY)加入RISC-V国际基金会并成为高级会员，并启动”数字印度RISC-V处理器“(DIR-V)发展规划。该计划旨在加强初创企业、学术界和跨国公司之间的伙伴关系，旨在使印度成为全球RISC-V人才中心。此外，DIR-V计划还打算使印度成为全球服务器，移动设备，汽车，IoT（物联网）和微控制器的RISC-V SoC（片上系统）的主要供应商。该国学术界、科学协会和初创企业的芯片设计师生态系统蓬勃发展，争夺RISC-V不断增长的市场份额。虽然印度肯定在处理器设计领域采取了一些早期步骤，但现在是时候倡导印度在RISC-V全球社区中取得的进步，并向世界公布数字印度RISC-V处理器路线图。
同时，印度政府签署了五份谅解备忘录，用于使用本土开发的RISC-V处理器Shakti和Vega，包括：
（1）索尼印度与 DIR-V SHAKTI 处理器 （IIT Madras） 就索尼开发的系统/产品签署谅解备忘录；
（2） ISRO惯性系统单元（IISU），Thiruvananthapuram和DIR-V SHAKTI处理器（IIT Madras）之间的谅解备忘录，用于开发高性能SoC（片上系统）和容错计算机系统。
（3）英迪拉·甘地原子研究中心（IGCAR），原子能部和DIR-V SHAKTI Processor（IIT Madras）之间关于IGCAR开发的系统/产品的谅解备忘录。
（4）巴拉特电子有限公司（BEL）和DIR-V VEGA处理器（C-DAC）就Rudra服务器主板，网络安全和语言解决方案签署谅解备忘录。
（5） 远程信息处理发展中心（C-DOT）和DIR-V VEGA处理器（C-DAC）之间关于4G / 5G，宽带，物联网的谅解备忘录。
（三）全球RISC-V生态发展正呈现加速态势
受技术、市场、产业格局、地缘政治等因素叠加催化，近年来全球RISC-V产业生态蓬勃发展，正加速同X86、ARM生态形成三足鼎立竞争格局。截至2022年6月全球RISC-V架构内核的出货数量已超过100亿颗，并且在嵌入式和MCU芯片领域还在不断大量增长。据相关机构预测，RISC-V出货量预计2020年-2025年增长率达115%，RISC-V应用数量将增至850亿颗。RISC-V生态发展正呈现明显加速态势，并且呈现出以下几个新态势：
新态势1：高性能RISC-V处理器核已经进入竞赛阶段。近年来全球RISC-V产业生态蓬勃发展，随着RISC-V应用的快速增长，高性能RISC-V IP核需求不断增加，各个国家和企业正在加速布局高性能领域。尽管RISC-V处理器核与X86/ARM在性能上还存在一定差距，但性能差距正在快速缩小。一批国内外企业瞄准高性能RISC-V处理器，把RISC-V从嵌入式场景拓展到工业控制、自动驾驶、人工智能、通信、数据中心等对算力要求更高的场景。
例如，美国RISC-V IP公司SiFive已累计获得3.5亿美元融资，估值超25亿美元，发布了Performance系列高性能应用处理器，其研发的P670对标ARM Cortex A78，主频3.4GHz@5nm，SPECCPU2006分值达到13.2/GHz，最新发布的P870 SPECCPU2006分值达到17分/GHz；原英特尔首席芯片设计师Jim Keller创立的加拿大AI芯片公司Tenstorrent已累计获得3.34亿美元融资，估值超过14亿美元，正在研发RISC-V架构的Ascalon处理器核，主频3.8GHz，SPECINT2017分值达到8.14分/GHz；Ventana开发了面向数据中心的多核 RISC-V小芯片——Veyron V1，主频3.6GHz@5nm。同时，RISC-V国际基金会已成立数据中心工作组（Datacenter SIG）和高性能计算特别兴趣小组（HPC SIG）。其中，数据中心工作组主要由谷歌、Ventana等组成，高性能计算特别兴趣小组则由141名成员组成，专注于促进高性能RISC-V处理器生态的发展。
新态势2：AIoT碎片化需求带来处理器生态变革机遇。随着智能物联网（AIoT）时代的到来，处理器芯片规模将达到千亿颗以上。但由于物联网AIoT的需求和市场极度碎片化，现有处理器设计方法也将更加多元化，不仅亟需发展处理器芯片设计新方法和技术体系，同时有望推动芯片公司设计业务和授权业务的全面发展。
新态势3：RISC-V软件生态正在加速发展。从开发者数量和工具的丰富程度来衡量，RISC-V已经进入快速发展期，国际开源社区积极投入RISC-V软件生态。以Linux发行版Debian为例，开源社区于2019年开始支持RISC-V，并且在全世界开源社区的努力下，仅用3年时间就完成了2万多个软件包中95%的移植，使RISC-V成为Debian支持的Tier-1架构。2023年6月，三星、英特尔、英伟达、高通、联发科、谷歌等13家企业发起全球RISC-V软件生态计划 “RISE”，通过对齐项目优先级、避免重复工作、加速软件应用落地来达到加速RISC-V架构的软件开源的目标。
三、我国开源芯片发展机遇与挑战
（一）开源芯片的优势与劣势
1.开源芯片的优势
降低成本：开源芯片的设计和制造过程中采用开源软件和硬件工具，可以降低芯片开发的成本。提高灵活性：开源芯片的设计和制造过程是透明、公开的，任何人都可以自由访问、修改和使用相应的技术和知识，这使得芯片设计可以更加自由、灵活、高效。促进创新：开源芯片的设计和制造过程中采用开放的设计标准和知识产权共享，这可以促进芯片产业的创新和竞争。提高可靠性和安全性：开源芯片的设计和制造过程中采用开源软件和硬件工具，可以保证芯片的可重复性和可维护性，同时也可以提高芯片的可靠性和安全性。促进标准化：开源芯片的设计和制造过程中采用开源设计规范和组件库，可以促进芯片设计的标准化和规范化，提高芯片的互操作性和兼容性。
2.开源芯片的劣势
技术门槛高：开源芯片的设计和制造需要一定的技术水平和专业知识，对于一般用户来说，可能比较难以理解和使用。缺乏商业支持：开源芯片的设计和制造通常是由社区支持和开发的，缺乏商业支持和投资，可能会影响芯片的推广和应用。安全性风险：开源芯片的设计和制造过程是透明、公开的，任何人都可以自由访问、修改和使用相应的技术和知识，这也可能会带来一些安全性风险。缺乏生态支持：相比于传统芯片产业，开源芯片生态体系还比较薄弱，缺乏完善的生态支持和产业链，这也可能会影响芯片的推广和应用。设计和制造难度较高：相比于传统芯片设计和制造，开源芯片的设计和制造需要更高的技术门槛和更多的资源投入，这也可能会对芯片的推广和应用造成一定的影响。
总的来说，开源芯片的优势在于降低成本、提高灵活性、促进创新、提高可靠性和安全性，以及促进标准化。然而，开源芯片的劣势在于技术门槛高、缺乏商业支持、安全性风险、缺乏生态支持，以及设计和制造难度较高。因此，在选择开源芯片作为芯片设计和制造模式时，需要充分考虑其优势和劣势，并做出合理的决策。
（二）我国构建开源芯片生态的目标
构建开源芯片生态的目标：将开放指令集、开源EDA工具链、敏捷模拟仿真验证等要素集成到一起，为开发者提供具有90%的基础功能的集成开发平台。通过开源芯片与敏捷开发，达到降低芯片设计的人力、EDA以及IP成本的目的。
构建我国自主开源芯片生态三步走，2030年实现构建国内的开源芯片生态的目标：
第一阶段：开源SoC——用3-5年为社区提供经过流片验证的高质量RISC-V开源核、开源SoC设计。
第二阶段：用开源工具链构建开源SoC——用5-7年逐步构建一套基于开源EDA工具链、开源IP、开源工艺库的开源SoC芯片设计流程。
第三阶段：用开源工具链构建开源SoC——用10-15年开发更智能、更自动化的开源工具，提升设计验证效率。
（三）我国构建开源芯片生态所需的资源支持
建立开源芯片生态需要多方面的努力和支持，包括技术支持、社区支持、政策支持等方面。
1.技术支持：开源芯片生态体系需要有完善的技术支持，包括开源芯片设计工具、开源芯片设计规范、开源芯片IP库、开源芯片平台等。这些技术支持需要由专业的技术团队和社区开发和维护，以提供稳定、可靠、高效的技术支持。
2.社区支持：开源芯片生态体系需要有广泛的社区支持，包括开源芯片从业者、开源芯片爱好者、开源芯片相关组织等。社区成员可以通过分享经验、交流想法、合作开发等方式，推动开源芯片的发展和应用。
3.政策支持：政府和相关机构应该加强对开源芯片生态的支持，包括资金、政策、法律等方面。政府可以通过资助、奖励、税收等方式，支持开源芯片的研发和应用。政府还可以出台相关政策，鼓励企业和机构使用开源芯片，促进开源芯片的应用和发展。同时，政府还应该加强对开源芯片知识产权的保护，保护开源芯片生态的健康发展。
4.标准化：开源芯片生态体系需要有统一的标准和规范，以促进芯片的互操作性和兼容性。标准化可以由相关组织和机构制定和推广，例如RISC-V基金会、OpenPOWER基金会等。
5.教育培训：开源芯片生态体系需要有专业的教育和培训，以提供足够的人才和技术支持。教育和培训可以由学校、企业、机构等提供，包括开源芯片的基础知识、开源芯片设计工具的使用、开源芯片设计规范等方面。
6.商业化：开源芯片生态体系需要有商业化的支持，以促进芯片的产业化和商业化。商业化可以通过开发开源芯片相关产品、提供开源芯片相关服务等方式实现。
7.开放合作：开源芯片生态体系需要有开放的合作和协作，以推动开源芯片的发展和应用。开源芯片生态体系可以通过开放的协作平台、开放的合作模式等方式，促进社区成员的合作和交流，共同推进开源芯片的发展和应用。
总之，建立开源芯片生态需要多方面的努力和支持，包括技术、社区、政策等方面。这些努力和支持可以促进开源芯片的发展和应用，推动芯片产业的创新和竞争。
第二章 基于开放指令集架构RISC-V的创新成果
一、开放指令集架构RISC—V的处理器核实现
（一）全球IP的发展现状与趋势
随着集成电路行业制造工艺的飞速发展，SoC芯片集成度急剧增加，其功能和复杂度也大幅提高。从设计开发难度和上市时间上看，这些特征都对芯片设计人员提出了更大的挑战。目前，设计复用技术已成为解决上述问题的有效方法。根据业界经验，任何逻辑模块如果不作任何修改就可以在十个或更多设计项目中复用，都应以IP（Intellectual Property）核的形式进行开发设计，以供更多开发者使用。基于IP核的设计已成为SoC芯片设计的必由之路。选择满足产品需求，又经过严格硅验证的IP，可大幅降低SoC设计的复杂度和难度，提高投片成功率，加快产品的上市速度。
目前各芯片设计厂商及逻辑模块开发商均提供商用的IP核设计。这些IP核往往集成于相应的芯片开发工具中或单独向用户提供销售，用户无法得到源代码。对于资金短缺的小规模设计团队或个人，这些闭源IP核的使用授权费用大幅增加了设计的成本负担。同时，由于缺少相应厂商的技术支持，完全闭源的IP设计也为系统集成带来了极大困难。即使可以获得技术支持，也需要付出额外的经济成本。
作为一种推广尝试，自21世纪初开始，国内外一些非盈利组织和个人致力于开源IP核的发展，为芯片设计人员提供遵循开源协议（如GPL）的免费IP核，具有代表性的开源IP组织包括：
OpenCores：http://opencores.org/projects 著名的OpenRisc处理器核即是OpenCores组织提供的基于GPL协议的开源RISC处理器源码。
Design And Reuse：https://www.design-reuse.com/
OpenHW：https://www.openhwgroup.org/ OpenHW Group 是一个非营利性的全球性组织，由其成员和个人贡献者推动，硬件和软件设计师在开源内核、相关 IP、工具和软件的开发中协作。OpenHW 提供了一个基础架构，用于托管符合行业最佳实践的高质量开源硬件开发。
ChipsAlliance：https://www.chipsalliance.org/ 关注开源的芯片设计工具和一部分开源IP等。
这些开源社区为中小公司、大学及科研院所提供了较为丰富的IP核开源RTL代码资源。上述机构在开源IP核的支持下，可以使用最小的人力和财力投入，完成小规模SoC芯片或科研样片的投片，并加速设计迭代速度。
由于支付了高额的使用授权费用并受到严格知识产权限制，各大芯片设计公司的高性能IP核还不能在开源社区公开出来。目前开源社区中开源IP核RTL代码一般是由一些科研机构或硬件设计爱好者贡献出来的，设计水平相对有限。因此，这些社区提供的IP核往往更加关注低端嵌入式应用领域，并主要提供SoC芯片中较为易于实现的低速I/O接口（如UART、SPI、I2C、USB等）。
另一方面，大学及科研院所受限于流片资金的限制，更多专注于基于FPGA硬件可编程逻辑器件的工程设计与实现。由于开发工具的通用性与设计语言的标准化，面向FPGA的IP核逻辑设计过程基本与器件的硬件结构无关。与此相反，由于使用的制造工艺不同，ASIC设计需要重点关注底层的硬件结构及芯片封装细节，仅凭开源RTL代码无法完成最终的设计。这就造成开源IP核，特别是复杂高速I/O接口IP核（如DDR控制器、PCIe控制器、SATA控制器、网卡控制器等），在被迁移到ASIC设计时，需花费使用者大量额外的时间进行修改和适配，大幅降低了开源IP核的可移植性。
缺少SoC芯片中最核心的高可用处理器IP核，也是制约设计人员广泛使用开源IP社区的重要因素。由于缺少对整体设计的考量，开源IP社区中发布的I/O接口IP核往往仅针对某一接口内部功能进行优化设计，并未充分考虑与处理器核的整体适配，进而缺少SoC集成支持（如SoC片上总线接口），造成移植开发过程中需要投入大量额外的设计精力。同时，这些开源IP核对应的驱动程序或应用程序软件也比较欠缺，对软硬件系统的集成开发也会造成极大的困难。
随着开放处理器指令集RISC-V的出现，上述问题已开始得到有效缓解。目前，全球已有111个开放或商用的RISC-V处理器核，其中的典型代表包括标量处理器Rocket Core、超标量乱序执行处理器BOOM、国内第一款开源RISC-V处理器核蜂鸟、阿里平头哥玄铁、中科院“香山”等。这些高质量的开源RISC-V处理器不仅提供处理器IP核本身的实现，还提供完整的配套SoC、详细的FPGA原型平台搭建和软件实例，并支持完整的调试方案。这就使得二次开发用户可以按照其步骤重现出整套系统，轻松将这些处理器IP核应用到具体产品中，有效提升设计复用的效率。
受RISC-V指令集所引领的开源开放生态影响，其他处理器设计公司也纷纷将其内部的高水平处理器核IP以不同形式开放出来，供开发者使用。ARM为帮助嵌入式设计开发者、初创企业以及OEM厂商能够快速获得其IP而推出了加强版的DesignStart计划。在该计划中，ARM将开放Cortex-M0、Cortex-M3和Cortex-A5及相关IP子系统，并取消了预付授权或者评估费用，改以产品成功量产出货后才收取版税的模式运作，旨在降低开发风险。以此为基础，用户通过一个简单的可下载授权，即可在项目商业开发初期，进行定制化处理器的设计、评估和原型开发。而通过在线获取ARM CoreLink SDK-100(一个已获证实的子系统和系统IP解决方案)、CoreLink SSE-050子系统和已获验证的对mbed OS的支持，开发效率实现了10倍以上的提升。此外，作为生态系统型的公司，ARM还在该项目中提供了来自ARM以及ARM认证的设计公司合作伙伴的设计辅助服务，以及数以千计的物理IP库，以期最快、最高效地实现芯片。虽然未完全开放设计的RTL源代码，但通过为用户提供大量经过验证的、可用的软件和中间件，以及非常容易获取的开源支持、工具以及欣欣向荣的生态系统，ARM还是希望能够开启用户发掘定制化SoC潜能并且加速其上市时间。
通过上述分析可以看出，由自由开发者主导的开源IP核虽然可在一定程度上为芯片开发者提供设计参考，但因生态本身并不完善，从而在SoC芯片的二次开发过程中引入过多的额外设计开销。我们认为，以处理器核为核心，构建从处理器、内存、I/O接口等开源IP核到相应操作系统、驱动程序软件；并打通逻辑设计到物理设计的闭环设计链，依托有影响力的组织或公司打造完整生态，是开源IP核支撑未来开源芯片设计的必由之路。
（二）全球RISC-V处理器核创新成果
1.“香山”开源高性能RISC-V处理器核
“香山”开源高性能RISC-V处理器核源于由中国科学院在2019年布局的“中科院先导战略专项”。作为该项目的承担单位，中科院计算所于2021年成功研制了第一代开源高性能RISC-V处理器核“香山（雁栖湖）”，是同期全球性能最高的开源处理器核。目前，“香山”作为国际上最受关注的开源硬件项目之一，已在全球最大的开源项目托管平台GitHub上获得超过4100个星标，形成超过555个分支（Fork）。第二代“香山”是依托开芯院创新的“产学研”协同模式，由开芯院牵头，与企业共同定义产品规划、组成联合开发团队、共同研制，也是国际上首次基于开源模式的处理器芯片联合开发实践。第二代“香山”于2022年6月份正式启动工程优化，于2022年9月研制完毕，性能超过2018年ARM发布的Cortex-A76，主频2GHz@14nm，SPECCPU2006 20分。目前一批企业正在基于“香山”开发高端芯片，如CPU芯片、AI芯片、服务器芯片、GPU芯片等，有望于2025年取得集体突破，届时我国企业有望在全球RISC-V新生态中取得领先优势，打通芯片领域国内国外双循环，实现我国高端处理器芯片产业的自立自强。
2.
3.
4.
（待补充）
二、RISC-V工具链
（一）“香山”敏捷设计工具
自2020年“香山”开源项目启动以来，中科院计算所持续开展基于“香山”处理器的敏捷设计方法学与基础工具研究，形成了一系列新方法、新工具、新流程，覆盖结构设计、功能验证、仿真调试、性能评估、架构探索、可测试性设计等多个芯片开发阶段，形成具有国际先进性的芯片敏捷开发平台“MinJie”。阶段性成果包含19个面向“香山”等复杂高性能处理器的开发工具，它们有力支撑开源高性能RISC-V处理器核“香山”的开发，得到工业级高性能处理器的检验。
在结构设计方面支持处理器组件的抽象描述，实现对不同指令集、微结构的敏捷支持，并首次将Diplomacy设计框架应用于处理器的乱序流水线上，并创新性地提出DiplomaticBackend设计利用Diplomacy框架特性将参数计算和硬件实现解耦，同时将参数的计算过程自动化，在提高代码可读性的同时，增强设计的可配置程度。在功能单元、写回仲裁器、重定序缓冲等模块中实现了Writeback Sink/Source的特征定义，基于统一的Writeback对象结点描述，完成模块在功能层面上的抽象，支持物理接口自动实例化与信号连接，实现了模块间物理接口的解耦，提升处理器设计效率。
在功能验证方面创新性地提出了基于规则的敏捷验证方法DRAV，其使用一系列形式化的规则描述设计规范所允许的行为，并通过在硬件中插入探针完成微结构的信息传递从而检查规则是否得到满足。该方法使敏捷验证平台能够应用于更多的处理器、面向更复杂的场景，进行更快速的设计与验证迭代。
在仿真调试方面提出面向软件仿真环境的快速调试方法，通过操作系统层对仿真进程的整体快照，实现对错误现场的即时回放复现与调试信息的及时获取。提出一套基于FPGA硬件加速的针对处理器内核设计的自动化差分验证系统ENCORE。通过在一个FPGA上同时实现了处理器待测设计及其对应的软件指令集模拟器，并设计了验证电路与软件驱动，从而实现自动化的软硬件对比测试。
在性能评估方面，实现了高速指令集模拟器NEMU，并基于此提出面向RISC-V指令集的检查点格式、程序负载感知的微结构个性化预热方法，设计基于程序片段采样与快速预热仿真的准确性能评估框架，实现在24小时内针对复杂处理器的性能评估，实测与真实芯片误差小于5%。
提出了结构化信息自动化传递数据库框架ChiselDB、敏捷性能分析模型TopDown、分支预测器理想性能分析方法OracleBP、多场景的缓存一致性敏捷验证框架TL-Test、设计空间自动探索框架ConstantIn、面向高层次模拟器架构对齐的微基准测试Microscope、抽象RAM的对象化可测试性设计ChiselDFT等一系列创新工具，并将它们整合在端到端的自动化开发流程中，有力提升“香山”等高性能复杂处理器的前后端全过程开发效率。
（二）开源EDA工具
在芯片的设计中，EDA(Electronics Design Automation，电子设计自动化)工具是非常重要的辅助设计软件。与之对应，开源EDA是构建开源芯片生态的关键一环，是发展芯片敏捷开发技术的重要基础。EDA软件高昂的授权费用，极大提高了芯片研发成本，严重影响了中小企业进行芯片创新的热情与能力。此外，芯片产品的市场时效性强，技术迭代快，人们迫切需求敏捷和快速的芯片设计方法，降低设计周期。但商业EDA软件的技术封闭，严重制约了人们进行 EDA技术创新和科研探索的积极性。发展开源EDA，可为研究芯片敏捷设计提供基础支撑，并降低芯片的设计周期和成本。
EDA工具贯穿着整个芯片设计流程，包括多个阶段：仿真验证，逻辑综合，物理设计（布局布线等）和签核分析(时序功耗等)等，各阶段之间的松耦合性为开源EDA工具的发展提供了很大空间。目前，开源社区已经孕育出了诸多EDA工具，功能完善且互为补充，借助这些工具已经基本可以满足芯片设计的所有需要，不少创业公司已经在开始使用开源EDA工具链来研发低成本芯片。本文选择了其中较为活跃且知名者，列在了表8中。
这些开源EDA项目主要分为两类：点工具和工具链。其中，点工具专注于芯片设计流程中的单个或数个阶段。以Icarus Verilog和GTKWave为例，Icarus Verilog对RTL代码进行仿真，再交由GTKWave来呈现波形图。工具链则包含了芯片设计流程中所需要的几乎全部功能，如OpenLane、SiliconCompiler等，其一般由多个功能专用的EDA工具整合而成，支持从RTL代码到版图的整个芯片设计流程。
2018年开始，国内逐渐重视开源EDA软件，北京大学曾发起 OpenBELT倡议，呼吁国内学术和产业界重视开源EDA的发展；中科院计算所于2021年发起成立了OpenDACS项目，致力于联合国内各方力量，开发整套开源EDA工具链；鹏城实验室也在2020年启动了开源智能EDA项目，开展开源EDA和AI+EDA等方向的研究。
目前开源EDA工具的发展蓬勃向上，但仍然面临着如下挑战：其一，开源EDA工具在部分关键算法上与商用软件如Cadence、Synopsys等仍有差距，亟需性能更加优秀的算法，提升开源EDA工具的可用性，从而吸引更多的使用人群；其二，开源EDA工具达数十个之多，且互相之间都是松耦合，这虽有利于各EDA工具的独立发展，但也限制了其易用性，故而构建完整高效，灵活可配置，且简单易用的开源EDA工具链非常重要。聚集各方资源，推动开源EDA尽早达到“可用”，并进而加快实现“可靠”、“实用”和“易用”，以AIoT等小规模产业化应用为抓手，构建完整完善的开源EDA解决方案，推动EDA技术和芯片敏捷设计方法的发展，恰逢其时。
EDA主要围绕开源EDA工具、智能化的芯片设计方法、开源EDA系统平台、开源EDA基准测试集等内容开展研究，打造四维一体的AI+EDA技术生态体系（问题、数据、平台、算力），发展开源开放的芯片设计解决方案，提升芯片设计效率，改善芯片设计质量，数量级降低芯片设计门槛，吸引和促进芯片领域的创新创业，培养芯片专业人才，推动芯片产业多样化发展。
（三）芯片软硬件设计工具套件
（待补充）
三、RISC—V软件生态
经过十余年的发展，RISC-V开源软件生态已经得到了快速的发展，各类开源工具均已初步支持RISC-V架构。包括Linux Kernel、QEMU、GNUGCC、Clang/LLVM、OpenJDK、Chromium/V8、Firefox/SpiderMonkey、Python、LuaJIT等重要的基础软件都已经完成移植工作，支持RISC-V架构。其中OpenJDK在2021年由国内华为公司、阿里云、中科院软件所发起贡献上游社区并在2022年成功合并，目前中科院软件所承担着OpenJDK RISC-V架构看护人角色（Maintainer）。
浏览器是开源芯片软件生态发展的重要标志。而JavaScript语言的执行速度是现代浏览器的关注焦点，也是衡量各个指令集架构平台可用性的重要参考指标。国内中科院软件所编译器团队在2020-2021年联合华为美研（FutureWei）团队联合将谷歌Chrome浏览器依赖的V8 JavaScript虚拟机移植到了RISC-V上，并自2021年起担任V8项目RISC-V架构的看护人（Maintainer）角色。中科院软件所编译器团队在2022年启动了对另一款重要的开源浏览器Firefox的移植工作，并成功在六个月内独立将SpiderMonkey移植到了RISC-V架构。该项成果率先在国内openEuler社区RISC-V架构发行版上得到了验证和推广，标志着国内的RISC-V软件生态已经走在了国际前沿。
在国际合作方面，中科院软件所已经成为RISC-V国际基金会（RVI）和OpenHW Group、CIHPS Alliance等RISC-V国际组织的活跃贡献者，筹建完成全球首个（也是目前为止最大的）RISC-V Lab，除了为个人开发者及企业提供适合的环境，也为openEuler、Debian，Fedora，Arch Linux，Gentoo，openEuler，Deepin等国内外知名操作系统提供构建和测试环境，推动全球RISC-V相关技术的发展；深度参与RISC-V架构上多款基础开源软件的开发并推动社区技术交流和决策，主要涉及GCC、LLVM、QEMU、GEM5、OpenJDK、V8、SpiderMonkey、MLIR、OpenCV等。在国内外形成了一定的影响力，并成为 RISC-V 国际基金会认可的开发合作伙伴和技术培训伙伴。
（一）芯片操作系统
（1）中科院软件所——傲徕操作系统（EulixOS）
该操作系统是首批基于openEuler（国内主导共建的最大规模开源操作系统社区）的操作系统发行版，运用了开源软件供应链的风险分析和质量保障方法，集成了对中科院计算所香山/果壳、平头哥C906等若干RISC-V处理器架构的支持，引入了新的核心C语言库和容器引擎，已完成个人数据存储、云原生容器编排等场景验证。
（2）待补充
（二）关键基础库
（待补充）
第三章：RISC—V产品及应用
在企业布局方面，国内外高校院所、芯片厂商、芯片设计服务公司、软件提供商等纷纷布局RISC-V赛道。
2022年5月，MIPS宣布转向RISC-V架构，并发布其首批基于RISC-V架构的高性能处理器IP内核，面向汽车、边缘计算、网络与交换、数据中心等应用领域，预计将于第四季度正式上市。
2022年6月，SiFive发布其最新版本的X280处理器，包括可扩展至16核的Cache-Coherent Complex设计和WorldGuard可信防护，完全支持RISC-V矢量扩展标准和SiFive IntelligenceExtensions，并针对边缘的AI/ML计算进行了优化。
2022年6月，英特尔和西班牙巴塞罗那超算中心联合宣布，将投资4亿欧元（约合人民币28.5亿元）建立联合实验室，计划在10年内开发出基于RISC-V架构的十万亿亿次规模的zettascale超算处理器。
2022年8月，联发科和Intel携手合作，进一步扩大到RISC-V领域的相互合作，壮大未来RISC-V生态圈。
2022年8月，蓝牙芯片领域知名厂商Nordic旗下的 IPD（IP 设计）部门正式启动组建RISC-V 架构内核设计团队。
2022年9月，法国半导体公司Cortus宣布推出其安全低功耗RISC-V微控制器（MCU），用于解决消费品和汽车电子产品的车身控制和驾驶控制。
2022年9月，苹果将其嵌入式芯片核心指令集从ARM架构的转向RISC-V架构，谷歌也将在TPU上应用来自 SiFive X280 核心的部分设计。
2022年11月，库瀚科技发布全球首款RISC-V架构PCIe5.0 SSD；中国移动研究院联合芯盛智能开展技术攻关，推动基于RISC-V的企业级固态硬盘（SSD）产品成熟。
2022年12月，Ventana Micro 宣布推出基于Chiplet 的Veyron 系列高性能 RISC-V 处理器；
第二届滴水湖中国RISC-V产业论坛推介10款国产RISC-V芯片，包括嘉楠科技的端侧RISC-V AIoT芯片K230系列，赛昉科技的昉·惊鸿8100，上海酷芯微电子的通信SoC芯片AR8030，武汉二进制半导体的高性能车规MCU 伏羲2360，昇生微电子的面向多节电池移动设备场景的RISC-V MCU SS26L1X系列、时擎智能科技的端侧智能语音芯片AT820、泰凌微电子的低功耗高性能多协议无线连接SoC TLSR9、纽瑞芯科技的UWB通信定位系统芯片NRT82800系列、芯昇科技的NB-IoT SoC通信芯片CM6620、无锡沐创的加密芯片S580、中科昊芯的RISC-V DSP 芯片Haawking-HX28027。
2022年12月，Rokid 宣布首个兼容 RISC-V 芯片的开源微内核操作系统EwokOS 移植完成；MIPS首款基于RISC-V架构的多处理器IP内核eVocore P8700，已开放授权；腾讯科技已经加入RISC-V International，并成为高级会员；进迭时空首发RISC-V融合计算核X100。
2023年4月，算能正式加入RISC-V国际基金会；Semidynamics发布世界第一个完全可定制的64位RISC-V系列内核，为人工智能、机器学习（ML）和高性能计算（HPC）等应用处理大量数据提供理想的选择；苹果招聘架构师，入局RISC-V；长虹研制出全球首颗基于RISC-V架构40nm-eFlash工艺的MCU电机控制芯片，并在冰箱、空调等家电产品装机应用。
（一）北京算能科技有限公司
成立于2020年1月，致力于成为全球领先的通用算力提供商。算能专注于AI、RISC-V CPU等算力产品的研发和推广应用，以自研产品为核心打造了覆盖“云、边、端”的全场景应用矩阵，为城市大脑、智算中心、智慧安防、智慧交通、安全生产、工业质检、智能终端等应用提供算力产品及整体解决方案。
主要产品：算丰SG2042是算能推出的行业首款服务器级RISC-V CPU，它基于高性能RISC-V内核，9-12流水线设计，支持乱序执行，主频高达2GHz，每个Cluster最多4个内核，单SoC芯片拥有64核，64MB共享三级缓存，可以满足数据中心的各种需求。算丰SG2042是算能推出的行业首款服务器级RISC-V CPU，它基于高性能RISC-V内核，9-12流水线设计，支持乱序执行，主频高达2GHz，每个Cluster最多4个内核，单SoC芯片拥有64核，64MB共享三级缓存，可以满足数据中心的各种需求。
（二）待补充
第四章：全球RISC-V生态发展模式
一、联盟模式：企业、高校等多方适度协作，资源共享
（一）CHIPS Alliance
CHIPS（Common Hardware for Interface, Processor and Systems） Alliance成立于2019年3月，由Google号召成立，创始成员还包括开发RISC-V晶片的Esperanto及SiFive及投入RISC-V储存控制晶片开发的威腾。CHIPS 联盟是一个开发和托管高质量开源硬件代码（IP 核）、互连 IP（物理和逻辑协议）、用于设计、验证等的开源软件开发工具的组织。CHIPS联盟通过创造一个开放和协作的环境，来共享资源，降低开发成本，加速企业的产品落地。
CHIPS联盟的成员结构：联盟目前共拥有39家会员单位，共分为五个等级，包括Platinum（白金会员）、Gold（金卡会员）、Silver（银卡会员）、Auditor（审核员）和Associate（准会员）。前四种会员每年需要向联盟缴纳一定的费用，从$2500-$30000不等。会员单位出于三方面考虑加入CHIPS联盟，一是业务发展需要，二是加速 RTL IP/SoC 或软件工具的开发，三是加速自身IP或软件的应用。CHIPS联盟当前涵盖一些世界领先的半导体制造商，包括英特尔，三星，Futurewei和阿里巴巴；联盟中的软件工具、IP和服务公司包括Antmicro，Codasip，Imperas，Qamcom和Verisilicon；几所著名大学和开源项目也是CHIPS联盟的一部分，如加州大学伯克利分校，IIT马德拉斯分校，耶鲁大学，慕尼黑应用科学大学，加州大学圣地亚哥分校和OpenRoad。
CHIPS联盟的开源项目及架构：截止2023年7月底，CHIPS联盟共托管了12个开源项目，项目主要分为两种类型：Graduated Projects和Sandbox Projects，相似的项目会被组织在一起形成工作组。目前CHIPS联盟拥有6个工作组，分别是Analog工作组（旨在探索在开源模拟/混合信号设计和验证方面的合作）、Caliptra工作组（开发Caliptra信任根的硬件和软件IP）、Chisel工作组（围绕同名的硬件设计语言(HDL)组成，旨在促进ASIC和FPGA数字逻辑设计的高级电路生成和设计重用）、F4PGA工作组（旨在推动开源工具、IP核心和FPGA设备的研究。）、 Rocket工作组（旨在维护rocket-chip存储库）、Tools工作组（涵盖广泛的ASIC和FPGA设计开源工具）。这些工作组涵盖的芯片设计主题非常广泛，包括实施、验证、工艺设计套件、电子设计自动化和 FPGA 等等。
CHIPS联盟的活动：CHIPS联盟不定期举办研讨会和聚会活动，内容包括开源进展的更新、行业领袖和学术界演讲、软件生态系统的深入培训、会员单位发展情况推介等。
CHIPS联盟的工作辅助和促进了 CPU 和 SoC 方向上的开源协作和创新，加速了企业的产品落地，并对构建开源芯片生态发挥了重要作用。
（二）OpenHW Group
OpenHW Group于2019年在加拿大注册，是一个以协作方式开发开源硬件和相关软件的非营利组织，致力于开发、验证和提供开源处理器内核。该组织致力于推动开放源代码硬件的发展，以推广基于RISC-V架构的开放源代码芯片设计和开发为主要目标。OpenHW Group 不仅提供开源的硬件设计和软件工具，还提供教育和培训、技术支持和认证等服务，以支持开放源代码硬件社区的成长。
OpenHW Group的成员结构：OpenHW Group的成员来自多个领域，包括芯片设计、EDA工具、IP供应商、系统集成商、学术界和咨询公司等。OpenHW Group联盟目前共拥有67家会员单位，共分为四个等级，包括Platinum（白金会员）、Gold（金卡会员）、Silver（银卡会员）、Supporter（支持者会员），会员费用按照公司年收入和员工人数收取。OpenHW Group的首批加盟成员包括半导体制造商：阿里巴巴，GreenWaves，恩智浦，Mythic；软件工具、IP和服务公司：Bluespec，Imperas，Metrics，Onespin，Silicon Labs，Embecosm，Thales；著名大学和开源项目：苏黎世联邦理工大学，CMC Microsystems。在成员单位的支持下，OpenHW Group与 Eclipse 基金会合作，为成员单位提供知识产权、指导、营销、活动和 IT 服务。
OpenHW Group的组织架构：OpenHW Group近期成立了OpenHW 亚洲工作组（AWG）和OpenHW 欧洲工作组(EWG)。AWG重点关注亚洲对开放处理器、硬件和相关软件的要求，同时确定 OpenHW Group 代码存储库中亚洲对数字主权的要求。AWG成员包含阿里巴巴、Futurewei Technologies、中科院计算所、中科院软件所、思智浦。EWG重点关注欧洲生态系统对开源硬件和相关软件的要求，成员单位包括Imagination、恩智浦、巴塞罗那超算中心、苏黎世联邦理工学院、博洛尼亚大学。
OpenHW Group内的项目和活动由两个常设委员会管理：技术工作组和营销工作组，其下设置子任务组。技术工作组的任务是为OpenHW Group内所有技术相关活动制定整体技术方向、开发路线图并推动项目执行。营销工作组的任务是负责OpenHW Group的定位、推广、培训，推进大学研究计划和吸纳新会员。OpenHW Group定期举办工作组会议，用以讨论技术进展。
OpenHW Group的开源项目：OpenHW Group的开源项目致力于开发和验证基于RISC-V指令集架构 (ISA) 系列内核，称为CORE-V系列。2022年，OpenHW Group及其成员发布了据称是业界最全面的开源 RISC-V 开发套件之一。它采用OpenHW Core-V MCU、带有全功能 Eclipse 集成开发环境 (IDE) 的 Core-V 软件开发工具包 (SDK) 以及通过 AWS IoT ExpressLink 支持 Amazon Web Services (AWS) 的开放式 PCB 设计。
OpenHW Group通过一种协同化的、采用分布式工程的、开源的生态系统，实现了微处理器技术和相关子系统外围设备开发流程的转变。同时，OpenHW Group帮助处理器内核的开发人员以及硬件和软件工程师在设计SoC时对开源处理器的实现方式拥有了更多认识、理解和可选择性，并提供了更广泛的渠道来获得高质量内核。OpenHW Group在加速基于RISC-V架构的开放源代码芯片设计和开发方面发挥着至关重要的作用。
（三）中国开放指令生态联盟（CRVA）
2018年11月，由中科院计算所牵头，联合北京大学、清华大学、鹏城实验室、中芯国际等国内近20家研究机构和企业，共同成立了“中国开放指令生态（RISC-V）联盟”。联盟将围绕RISC-V指令集，以服务人类命运共同体为使命，以促进开源开放生态发展为目标，以重点骨干企业、科研院所为主体，整合各方资源，通过产、学、研、用深度融合，力图推动协同创新攻关，促进RISC-V相关技术和产品应用推广，探索体制机制创新，推进RISC-V生态在国内的快速发展，从而使我国尽快摆脱核心芯片设计、知识产权、工艺技术等受制于人的不利局面。
CRVA联盟成员情况：截止目前，中国开放指令生态（RISC-V）联盟成员数量已由成立之初的26位联盟筹备成员，扩展至140余位会员（包括单位与个人会员），包括阿里、华为等头部企业，汇聚了国内RISC-V的中坚力量。 CRVA联盟的工作内容主要包含七个方向：一是开展共性技术攻关，制定技术发展指南。落实国家战略，针对RISC-V生态关键核心技术组织专题研讨和交流，围绕重点领域制定技术发展路线图，推动开源开放技术生态体系发展。二是推广应用创新成果，打造开放的产业生态。围绕RISC-V技术重点领域，组织联盟内产业链上下游企业开展技术产品与市场需求的对接，举办产业生态大会/产用对接会，推广创新成果和示范应用，打造芯片设计（“架构—SoC—IP—EDA工具—制造”）与芯片应用（“软件—整机—系统—信息服务”）的产业生态体系。三是加强战略标准研究，推动开源开放技术合作。四是加强科研教学，助力人才培养。五是深化国际合作交流。建立和完善RISC-V领域国际合作交流平台和渠道，加强与国际上的RISC-V基金会、知名研究机构、企业、联盟、标准组织的交流。六是探索组织模式创新，建立资本协作机制。七是建立统计分析机制，承担行业评估评测工作。组织开展RISC-V行业统计分析，定期发布技术、产业发展报告。为行业相关企业技术及产品提供评估评测服务。
CRVA联盟的开源项目：CRVA目前共有三个开源项目：一是中科院计算所的labeled-RISC-V，labeled-RISC-V基于RocketChip增加了标签功能，给硬件请求打上标签，赋予硬件区分、隔离和优先化三种新能力；二是中科院计算所 RISC-V开源芯片设计系统级验证及原型平台SERVE（System Emulation and Prototyping for RISC-V Environment）；三是澎峰科技的X-Core，X-Core是一款开源in-order 5级流水线 RISC-V 32-bit MCU级别处理器核，支持RV32IM指令集，提供SoC，可运行于Perf-V FPGA开发版，主要用于个人学习、实验与教学。
CRVA联盟的活动：CRVA每年定期举办年会，年会邀请RISC-V国际基金会、国内RISC-V行业领军人物、产业联盟/科研院所代表等多位业内知名人士围绕RISC-V技术、产业、生态各个方面进行报告和展望，力求打造互惠共赢、开源开放的RISC-V行业生态环境。
CRVA联盟不仅定期举办RISC-V相关产业论坛，并根据需要出版联盟刊物或搭建网络平台，促进会员间交流及行业间交流，联合推广RISC-V产业领域创新技术产品，组织联盟企业开展技术产品与市场需求的对接。中国开放指令生态（RISC-V）联盟通过一系列活动与服务，撬动了RISC-V产品技术的良性循环，为中国推动开源开放指令芯片及生态的发展贡献了重要力量。
（四）RISC-V工委会
2023年8月31日，中国电子工业标准化技术协会牵头，联合国内38家重点企业共同组建RISC-V工委会，平头哥半导体有限公司当选首届轮值会长。RISC-V工委会是一个全国性、行业性、非盈利性的社会组织，围绕RISC-V产业发展分别展开标准研制、符合性评估、知识产权保护、人才培养、产业研究等方面工作，并与国际RISC-V社区协同合作，引导产业实现优势互补、资源共享、协同推进，营造产业良好生态环境，带动产业链高质量发展。
工委会成立了 8 个工作部，分别是：
（1）指令集工作部：聚焦在RISC-V新增指令集确定，技术和产业视角推动中国指令集合理有序演进，推动工委会标准指令集版本发布并增强对RISC-V international的影响力。
（2）基础软件工作部：针对工委会指令集，在编译器、操作系统等基础软件领域，做好垂直适配的版本规划和技术能力提升基础。
（3）产业链工作部：进行全产业链调查、分析、研判，牵引行业力量投入关键瓶颈点。
（4）安全可信工作部：针对RISC-V指令集芯片及其应用的系统，综合考虑行业应用需求和芯片产业演进特点，制订安全可信能力提升规划。
（5）行业应用工作部：识别重大行业应用机会点和产业发展趋势，将行业需求转化为对工委会的技术标准需求；针对工委会标准演进路径，推荐行业应用范例，建立样板点。
（6）符合性评估工作部：从指令集演进、芯片功耗、可制造性、安全可信、供应链安全等多个维度，针对不同行业、不同场景的诉求，建立分层分级的测试评估标准和能力。
（7）人才培养工作部：根据工委会多个维度工作演进路径，建立技术、标准、产业等多维度人才体系。
（8）标准工作部：规划和建设标准体系，推动国际标准转换、国内标准输出。
二、创新联合体模式：科研院所与企业联合开发，成果开源共享
2021年北京市与中科院达成战略合作，发挥北京市应用牵引和芯片定义的优势，创新“产学研”协同模式，北京市经济和信息化局组织产业界共同成立北京开源芯片研究院（简称“开芯院”），加速“香山”的技术演进和应用落地。开芯院以“构建开源芯片技术体系，加速开源芯片生态发展”为使命，以“开源共享、普惠世界”为愿景，以开源开放凝聚产业发展共识，以协同创新激发应用牵引潜力，致力于加速融合RISC-V创新链和产业链，力争到2025年初步构建开源芯片技术体系，到2030年成为全球领先的RISC-V产业生态中心。
目前，开芯院已经初步形成一套“产学研”的协同机制，正在发挥“产学研”协同、加速RISC-V创新生态建设的桥梁作用。
“企业出题、开芯院答题、市场阅卷”模式：企业出题，由开芯院与企业共同定义项目目标和主线任务；开芯院答题，开芯院与企业组建联合开发团队，由开芯院牵头联合企业共同开展“香山”技术攻关与工程优化，北京市市经信局给予项目经费支持，加速“香山”技术演进；市场阅卷，北京市经济和信息化局支持企业基于开芯院成果研发多样化芯片产品的产业化项目，加速“香山”应用落地。
“企业出题，高校答题，企业阅卷”模式：企业出题，由企业提出RISC-V领域的前沿科学问题，开芯院进行需求凝练，形成RISC-V重点任务清单；高校答题，北京市科委、中关村管委会积极争取国家资源，通过区域创新发展联合基金联合国家自然科学基金委员会，共同组织全国科研力量解决北京市RISC-V领域科学问题；企业阅卷，课题成果利用开芯院知识产权分级开源共享机制回归集成验证与工程优化，最终交付给企业应用。
生态发展模式：海淀区作为属地政府给予开芯院办公空间、人才落户、子女入学、公租房等配套保障，加速开芯院人才队伍建设；中关村科学城管委会支持开芯院举办RISC-V中国峰会、RISC-V双创大赛等生态活动，支持开芯院联合中关村创业大街公司共建“RISC-V产业创新中心”，承接开芯院成果孵化落地、加速RISC-V生态企业集聚。
主要研发任务：第二代“香山”（香山经典核）是依托开芯院创新的“产学研”协同模式，由开芯院牵头与企业共同定义产品规划、组成联合开发团队并共同研制，是国际上首次基于开源模式的处理器芯片联合开发实践。第二代“香山”（香山经典核）于2022年6月份正式启动工程优化，于2022年9月研制完毕，性能超过2018年ARM发布的Cortex-A76，主频2GHz@14nm，SPECCPU2006 20分。第三代“香山”（香山高性能核）于2022年8月正式启动，由开芯院与腾讯、算能、奕斯伟、英特尔等8家国内外企业联合研发，性能对标2021年ARM发布的最高性能核N2。目前。一批企业正在基于“香山”开发高端芯片，如服务器芯片、GPU、AI芯片等，将于2025年取得集体突破，届时我国企业有望在全球RISC-V新生态中取得领先优势，打通芯片领域国内国外双循环，实现我国高端处理器芯片产业的自立自强。
三、人才培养模式：依托高校培养开源芯片实践型人才
我国计算机专业当前所面临的较为突出的人才培养问题，主要体现在计算机应用开发人员数量相对饱和，而底层软硬件研发人才匮乏，特别是计算机处理器芯片设计人才严重不足。经统计，2008到2017十年间的ISCA（体系结构顶级会议）论文的第一作者，有20%为中国国籍（美国本土为25%）。但与之相对，这些作者中有85%选择在美国就业，仅有4%在中国就业。大量学生到国外学习芯片设计，毕业后留在美国工作。中美两国在高水平芯片人才方面的差距，固然与过去多年中国芯片的产业环境有关，但同时也与国内高校的芯片人才培养方式密切相关。
事实上，美国也曾经历过类似的人才危机。20世纪80年代，全美上千所大学中只有不到100位教授和学生从事半导体相关的研究。为此，美国国防部高级研究计划署 (DARPA) 在1981年启动MOSIS 项目，资助大学开展芯片研究，并提供流片服务，通过MPW模式大幅降低芯片设计门槛。40余年来，MOSIS为大学和研究机构流了60000多款芯片，培养了数十万名学生。由此可见，降低芯片设计门槛，可大幅促进芯片技术发展，同时提高人才培养效率。
而我国正在经历的芯片设计人才危机直接导致国内IT人才结构失衡，使得中国庞大的IT产业建立在国外软硬件系统平台之上，很多关键技术被国外“卡脖子”，国家安全受到威胁。若要解决这个问题，就必须立足国家当前面临的紧迫问题和未来战略需求，超前布局处理器芯片这一关键领域紧缺人才的培养，创新培养模式。然而，由于高端处理器芯片设计和生产成本不断增加，相关技术难度不断加大，所以目前只有极少数条件较好的大学和科研机构能够从事这方面的研究并培养少量人才，远不能满足国家对该领域高端人才的迫切需求。
“一生一芯”项目起源：针对芯片设计人才危机，中国科学院大学（简称“国科大”）计算机科学与技术学院立足已有的理论课堂与实验教学，联合中国科学院计算技术研究所（简称“计算所”）的科研工程支撑团队，于2019年8月启动了“一生一芯”开源处理器教学流片实践项目计划，至此形成了计算机系统方向理论课、实验研讨课与实践项目的有机衔接和贯通式实践训练。
”一生一芯“项目人才培养目标：为面向未来计算机系统领域拔尖人才需求，“一生一芯”教学团队提出“计算机系统能力3.0”芯片人才培养目标。即，以开源芯片为切入点，以处理器芯片敏捷开发方法为实验手段，将计算机科学（CS）与电子信息工程（EE）专业课程进行贯通式设计，突出科教融合与产学研融合特色，理论与实践并重，通过教学流片计划实现硅上处理器教学，培养计算机系统领域全栈式拔尖人才。
”一生一芯“项目人才培养理念：“计算机系统能力3.0”芯片人才培养的理念是用开源技术、做开源芯片、育芯片人才。具体来讲，为培养具有计算机系统能力的“卡脖子”芯片人才，贯通计算机（CS）本科阶段系统方向核心课程与实践内容，包括组成原理、体系结构、操作系统、编译等软硬件课程，并延展至电子信息（EE）专业，包括片上系统SoC与芯片后端设计等课程。基于开源软硬件生态形成处理器芯片人才培养体系，探索“硅上做教学”。即，学生自行设计处理器芯片，提交版图文件至芯片代工厂（Foundry）进行流片，并在回片后进行测试调试，并运行操作系统。“一生一芯”的核心理念，简单来说就是“让一个学生可以带着自己设计的一颗处理器芯片毕业”，希望能通过理论与实践并重的教学机制来降低芯片设计门槛，让更多的学生能够全流程的参与到芯片设计的每一个环节中。
”一生一芯“项目属性：“公益性”是“一生一芯”的重要属性，“一生一芯”报名及学习均为免费，零基础在校生和已毕业学生都可以加入“一生一芯”，但囿于经费有限，免费流片只提供给在校生。
”一生一芯“项目历期成果与进展：2019年，首期 “一生一芯”项目启动，国科大的五位本科生选择成为“小白鼠”，包云岗老师实验室的几位老师和博士生组成了第一届教学团队。2020年夏季首期“一生一芯”初步试点成功，五位本科生带着自己设计的处理器芯片毕业。此后“一生一芯”不断发展壮大。2021年7月启动的第三期“一生一芯”有来自国内外168所高校的760名同学报名。第三期“一生一芯”在2021年12月底投片39个处理器核，在2022年2月底投片9个处理器核。处理器核的水平也在逐年上升，第三期“一生一芯”中，有更多的核实现了分支预测、缓存、乱序执行等较高级的微结构设计。
“一生一芯”是基于开源新赛道的一种贯通课程的实践型开放式大规模公益性质人才培养项目，该项目让更多人了解芯片产业，增强了年轻人对芯片产业的认同，也为我国芯片产业发展培养了更多的高端人才，”一生一芯”的落地实施为我国芯片产业的发展带来了新的希望。
第五章：开源芯片生态发展展望
附件：全球RISC-V发展动态
（一）RISC-V国际产业动态 1.Ashling 的 RiscFree™ 工具链已扩展为支持基于 MIPS RISC-V ISA 的 IP 内核 2022年3月28日，Ashling 和 MIPS 宣布，Ashling 的 RiscFree™ 工具链已扩展为支持基于 MIPS RISC-V ISA 的 IP 内核。 RiscFree™ 是 Ashling 的集成开发环境 (IDE)，包括用于基于 RISC-V 的开发的编译器和调试器，现在它支持基于 MIPS RISC-V ISA 的 IP 内核，由 MIPS 自己经过验证和测试的核心框架平台增强。 2.Microchip 和众多第三方开发了一套可扩展综合工具和设计资源套件：Mi-V RISC-V 生态系统 2022年3月，Microchip 和众多第三方开发了一套可扩展综合工具和设计资源套件：Mi-V RISC-V 生态系统， Mi-V 生态系统旨在全面支持 RISC-V 设计，提高 RISC-V 指令集架构 (ISA) 和 Microchip 的 PolarFire® SoC FPGA 和 RISC-V 软 CPU 产品的采用率。 3.MIPS 宣布转型高性能拓展 RISC-V 架构，发布首批处理器IP内核 2022年5 月 10 日，MIPS宣布转向 RISC-V 架构，并发布其首批基于 RISC-V 架构的高性能处理器 IP 内核，新的处理器名为 eVocore P8700 和 I8500，这是基于 RISC-V 开放指令集架构 ( ISA ) 标准的 MIPS 产品，也是专为高性能异构计算而设计的产品。新的 RISC-V 内核将主要瞄准汽车、边缘计算、网络与交换、数据中心等应用领域，预计将于今年第四季度正式上市。 4.Meta自研芯片最新成果曝光，7nm制程，集成RISC-V CPU 2022年5月，据外媒ROAD TOVR消息，Meta Reality Labs的研究人员已经制造了一款VR头戴设备原型机，该原型机可以支持Codec Avatars项目的渲染，并且搭载了专门用于AI处理的定制加速器芯片。在芯片设计过程中，测试芯片采用7nm制程，具有神经网络加速器，由1024乘法累加阵列、2MB片上SRAM和32位RISC-V CPU组成。 5.RISC-V架构内核出货达100亿颗 2022年6月，在Embedded World上，RISC-V International的首席执行Calista Redmond宣布，RISC-V架构内核的出货数量已达到100亿颗。据悉，占据统治地位的Arm架构经过17年的发展，到2008年达到100亿颗出货量，而RISC-V架构只用了12年时间。Calista Redmond预计，到2025年，RISC-V架构内核的出货数量将达到800亿颗。 6.MachineWare发布高速RISC-V模拟器 2022年6月，MachineWare发布了旗舰产品 SIM-V，SIM-V是高速多功能的 RISC-V 模拟器，结合了前所未有的模拟性能和卓越的可定制性，适用于从最小的嵌入式设备到仓库规模的超级计算机等各种应用。SIM-V 使软件开发人员能够实时测试完整的软件堆栈 - 包括固件、操作系统内核和复杂的用户空间应用程序，例如 (Java-) 虚拟机或丰富的图形环境。 7.Think Silicon宣布准备展示业界首款基于RISC-V的GPU 2022年6月，Think Silicon宣布准备展示业界首款基于RISC-V的GPU，该GPU将采用为图形、机器学习、图像/视频处理和通用计算工作负载定制的 SoC，移动设备和平台被视为该技术最明显的目标。Think Silicon将在德国纽伦堡举行的 Embedded World 2022 上展示 RISC-V 3D GPU 系列。 8.英特尔正在推出更多电路创新，采用计算内存 (CNM) 技术来改进八核 RISC-V 处理器 2022年6月，2022 年 IEEE VLSI 技术和电路研讨会将于 6 月 13 日至 17 日在夏威夷檀香山举行。来自英特尔的研究人员发表了 13 篇论文，其中包括新的先进 CMOS FinFET 技术Intel 4的结果，展示了英特尔 7 在等功率下超过 20% 的性能提升。英特尔还推出了新方法和对基础电路的改进，这些电路将成为未来解决方案的重要组成部分。此类电路创新之一采用计算存储器 (CNM) 技术来提高八核 RISC-V 处理器的性能，并将在研讨会的焦点演示中展示。英特尔开发的这些和未来的创新不仅将支持英特尔的产品组合，而且还旨在使英特尔新的代工业务英特尔代工服务 (IFS) 的客户受益。 9.Microchip首款基于RISC-V的片上系统FPGA量产(615) 2022年6月，业界首款支持免专利费RISC-V开放式指令集架构（ISA）的SoC现场可编程门阵列（FPGA）开始量产，迎来嵌入式处理器发展历程中的一个重要里程碑。Microchip Technology宣布MPFS250T以及之前发布的MPFS025T已具备量产条件，旗下Mi-V生态系统将继续简化RISC-V的采用，以支持新一类体积更小、功耗和成本更低的工业、物联网和其他边缘计算产品。 10.RiVAI Technologies宣布推出其RISC-V Vector DSP IP系列的新产品：RiVAI V7和RiVAI V9+ 2022年6月，RiVAI Technologies最近推出了两个新的高性能RISC-V矢量IP系列产品：RiVAI V7和RiVAI V9+，其都具有针对节能DSP应用程序的定制RVV扩展优化。处理器在标准RVV扩展之上支持数十条额外的矢量指令，以增强定点矢量处理能力，并处理高动态范围AD/DA的计算要求。 11.Imagination推出首款实时嵌入式RISC-V CPU- RTXM-2200 2022年6月21日，Imagination Technologies宣布推出其首款实时嵌入式IMG RISC-V CPU- RTXM-2200，这款高度可扩展、功能丰富、设计灵活的32位嵌入式解决方案适用于多种类型的大容量设备。IMG RTXM-2200 加快了Imagination Technologies公司RISC-V产品的扩展速度，它可以集成到复杂的系统级芯片（SoC）中，应用范围包括网络解决方案、数据包管理、存储控制器、用于AI摄像头和智能计量的传感器管理等。Imagination的这款全新CPU核与其领先的GPU和AI加速器IP一起为客户提供创新的异构解决方案。 12.Imperas发布最新的免费RISC-V测试套件riscvOVPsimPlus和RVVI（RISC-V验证接口）的更新 2022年7月6日，RISC-V仿真解决方案提供商Imperas Software Ltd. 宣布了最新的免费RISC-V 测试套件riscvOVPsimPlus，包括参考模型、仿真器和测试套件的更新。架构验证测试套件对于RISC-V 非常重要，可用于确保硬件实现符合RISC-V软件生态系统的预期。7月11日宣布了RVVI（RISC-V验证接口）的最新更新，用于通过虚拟外设进行RISC-V处理器验证，以支持异步事件和系统级中断。 13.Imperas引领RISC-V验证生态系统，率先发布开源SystemVerilog RISC-V处理器功能覆盖库 2022年8月9日，Imperas Software Ltd. 宣布发布第一个用于 RISC-V 内核的开源 SystemVerilog RISC-V 处理器功能覆盖库。初始版本用于 RV32IMC、RV64 和其他已批准的扩展正在开发中，并且还将作为流行的 riscvOVPsimPlus 软件包的一部分发布，该软件包具有来自 Imperas 的免费使用许可许可，涵盖免费商业和学术用途。 14.Canonical推出全志哪吒RISC-V开发板的Ubuntu版本 2022年8月，Canonical为全志科技（Allwinner）的Nezha RISC-V 开发板提供了 Ubuntu 22.04.1 LTS 的移植支持。Nezha 是一款基于开源的RISC-V处理器架构并采用了全志 D1 SoC 的 AIoT 开发板产品。随着 Canonical 提供了 Ubuntu 的移植支持，全志 Nezha 平台有望为广大 RISC-V 开发者和企业提供更多便利。据 Canonical 所述，这项工作得到了其与 Allwinner 和 Alibaba 之间的长期合作的推动，尤其是 D1 SoC 整合了后者的“平头哥”（T-Head）64位芯片。 15.Andes科技的RISC-V 处理器在 MLPerf Tiny 中展现出卓越的性能和效率 2022年8月，Andes科技公司提交了 MLPerf Tiny 适用于 Andes V5 RISC-V 处理器的 v0.7 基准测试，包括 AndesCore™ D25F 和 D45（带 DSP/SIMD 扩展）和 AndesCore™ NX27V（带矢量扩展），展示了 Andes RISC-V处理器在性能和功耗方面的出色表现。 16.ARM计划改变授权模式，直接授权给OEM厂商 2022年9月，ARM和高通就技术授权问题进行诉讼。高通提交的一份文件显示，ARM正寻求改变其授权模式，即原始设备制造商（OEM）合作伙伴将不得不直接从ARM购买许可证，并根据OEM产品的销售支付特许权使用费，否则从2025年起将无法获得兼容ARM架构的芯片。为了获得使用ARM设计的许可，制造芯片组的公司可能必须获得ARM所有知识产权的许可。 17.英特尔与SiFive共同演示高性能RISC-V Horse Creek开发板 2022年9月，在英特尔创新2022开发者大会上，英特尔首次公开演示了Horse Creek。Horse Creek是一个受树莓派启发的RISC-V软件开发板。由于有大量的集成接口，它在物理上要大一些，性能也要高得多，例如板载8GB的DDR5，PCIe 5.0插槽，SPI闪存包含U-Boot，以及无数其他监测和调试接口。 18.英特尔再加注RISC-V，推出FPGA设计开发平台 2022年9月，英特尔宣布了一项新的计划Intel Pathfinder，而这个计划面向的正是最近大热的RISC-V。该计划旨在提供一个统一集成开发环境，加速基于RISC-V内核的处理器和SoC开发。该计划的开展也不只是英特尔一家来推动，英特尔了一批RISC-V生态伙伴来加入这个计划，比如SiFive、晶心科技、Codasip、MIPS、Cadence、Imperas和意法半导体等，他们都会为这个计划提供自己的解决方案。 19.Arm：不会将RISC-V视为重大威胁，但绝对会密切关注！ 2022年9月，据英国科技媒体The Register报导，Arm产品解决方案副总裁Dermot O’Driscoll 在近期的记者会上表示，RISC-V确实给Arm带来了“一些竞争”，但竞争对每个人都有好处，这是一个令人兴奋的市场，可以帮助所有人集中注意力，并确保 Arm 做得更好。报导指出，RISC-V 生态系统正加速发展，预估其在未来的 10-15 年间，将会成长得更强大及有活力。不过，虽然RISC-V 成长速度十分快速，但Arm 仍未将RISC-V视为最重要的竞争对手。 20.SiFive将为 NASA 的下一代高性能航天计算（HPSC）处理器提供核心CPU 2022年9月，该处理器将由 SiFive 与 Microchip 共同研发设计；HPSC 预计将用于几乎所有未来的太空任务，从行星探索到月球和火星表面任务。HPSC 将利用一个 8 核 SiFive Intelligence X280 RISC-V 矢量内核以及四个额外的 SiFive RISC-V 内核，提供 100 倍于当今太空计算机的计算能力。“计算性能的大幅提升将有助于为各种任务要素带来新的可能性，例如自主漫游车、视觉处理、太空飞行、制导系统、通信和其他应用”。 21.SemiAnalysis：苹果部分嵌入式核心正加速转向 RISC-V 架构 2022年 9月17日，半导体产业分析机构SemiAnalysis分析师 Dylan Patel 表示，苹果正将其嵌入式芯片核心指令集从ARM架构的转向RISC-V架构，谷歌也将在 TPU 上应用来自 SiFive X280 核心的部分设计。例如，现有 Apple A15仿生芯片就有十几个基于Arm的CPU内核分布在芯片上，用于各种不会直接面向用户的功能。SemiAnalysis可以确认这些内核在未来几代硬件中积极转向RISC-V架构。 22.SiFive发布新款RISC-V处理器P670和P470：5nm工艺打造
2022年11月3日，SiFive 宣布推出两款高性能RISC-V处理器，旨在为“下一代可穿戴设备和智能消费设备”提供动力，型号为P670和P470。SiFive P670 和 P470 支持虚拟化，包括用于加速虚拟化设备 I / O 的单独 IOMMU，以及基于去年批准的 RISC-V Vector v1.0 规范的完整无序矢量实现，还号称是市场上第一个支持新的 RISC-V 矢量加密扩展的芯片，最多支持 16 个内核的集群一起工作。 23.开源办公套件 LibreOffice 新增支持 RISC-V 64 位处理器 2022年11月13日，文档基金会近日为自由免费办公软件 LibreOffice 新增支持了 RISC-V 64 位平台。在相关的合并中，gbuild 已针对 RISC-V 进行了正确更新，并为 RISC-V 64 位添加了 UNO Bridge。 24.Codasip通过收购Cerberus增强RISC-V处理器设计的安全性 2022年11月15日，处理器设计自动化和RISC-V处理器硅知识产权（IP）的领导者Codasip日前宣布，其已收购Cerberus Security Labs公司。Cerberus的物联网（IoT）安全IP和经验丰富的团队将支持Codasip的客户能够快速为RISC-V处理器设计集成安全解决方案。 25.全新IAR Embedded Workbench for RISC-V 支持Andes CoDense™扩展 2022年11月17日，嵌入式开发软件和服务的全球领导者 IAR Systems® 宣布其最新版本的 IAR Embedded Workbench for RISC-V 3.11版现已完全支持 Andes Technology（晶心科技）旗下 AndeStar™ V5 RISC-V 处理器的 CoDense™ 扩展。CoDense™ 是处理器 ISA（指令集架构）的专利扩展，能够帮助 IAR 的工具链生成紧凑的代码，从而节省目标处理器上的闪存，而在之前版本中已实现支持的 AndeStar™ V5 DSP/SIMD 和性能扩展则有助于提供更高的应用性能。 AndesCore™ RISC-V CPU IP 推出后不久，IAR Systems 就率先适配支持，以便为客户提供完整的开发工具链，包括强大的 IAR C/C++ 编译器™ 和全面的调试器（符合 ISO 26262 的功能安全认证版本也有全面的调试器）。 26.Ventana推出Veyron产品系列 2022年12月14日，Ventana Micro Systems Inc. 宣布推出其 Veyron 系列高性能 RISC-V 处理器。Veyron V1 是该系列的第一个成员，是当今市场上最高性能的RISC-V处理器，它采用高性能 Chiplet 和 IP的形式提供。Veyron V1采用5nm工艺，基于自研的高性能RISC-V内核，主频高达3.6GHz，最多可以扩展到192核。从性能测试来看，用SPECint 2017测试中，其128核心版本的Veyron V1在300W功耗下，大幅性能领先于64核的AMD EPYC Milan 7763（280W），甚至是Intel Xeon Ice Lake 8380（270W）的两倍。 27.采用RISC-V架构的高通芯片出货量已经超过6.5亿颗 2022年12月，在RISC-V峰会上，高通产品管理总监Manju Varma分享了对新兴架构的期待，并表示高通已经基于RISC-V打造了许多产品，RISC-V在高通产品中担任了重要的角色。截至2022年，采用RISC-V架构的高通芯片出货量已经超过6.5亿颗。从2019年的骁龙865处理器时期开始，高通的CPU战略和路线图就开始转向RISC-V。目前，高通的PC、移动设备、可穿戴设备、联网汽车以及 AR / VR头显的 SoC 中都使用了RISC-V微控制器。 28.MIPS首款基于RISC-V架构的芯片设计，现已开放授权 2022年12月20日，MIPS首款基于RISC-V架构的芯片设计，现已开放授权。此次，对外公开产品为eVocore P8700多处理器IP内核，号称业内性能最强，可拓展性最高的RISC-V多处理器IP。目前，该设计已获得汽车辅助驾驶系统（ADAS）及自动驾驶等应用的上车许可，且被英特尔系Mobileye相中。其他场景，如数据中心存储、高性能计算（HPC）等领域，也同样适用。 29.谷歌宣布推出新的 RISC-V 芯片开源操作系统 2022年12月，Google 的研究人员最近宣布了一个安全平台 KataOS，该平台针对嵌入式 ML 应用程序进行了优化。这家 Alphabet 巨头已经分享了这个项目（仍在开发中）的一些早期细节，并正在邀请其他人在其开源平台上进行合作。谷歌的本土操作系统 KataOS 是一个更大的项目Sparrow 的一部分，该项目利用了 RISC-V 和谷歌的硬件信任根OpenTitan。该项目旨在为“环境机器学习应用”设计一个安全、低功耗的嵌入式平台。KataOS 运行在 seL4 之上，seL4是为安全而构建的世界上最快的操作系统内核之一，并且几乎完全用 Rust 编程语言编写。 30.RISC-V入选《MIT科技评论》2023年十大突破性技术 2023年1月9日，《麻省理工科技评论》（MIT）最新公布2023年“十大突破性技术”榜单。RISC-V、詹姆斯·韦伯太空望远镜、用于高胆固醇的CRISPR（基因编辑）、制作图像的AI等成果入选。由于RISC-V是一个开放标准，任何人都可以免费用它来设计芯片。RISC-V规定了计算机芯片指令集的设计规范。指令集描述了芯片改变其晶体管所代表的值的基本操作。例如，如何将两个数字相加。RISC-V最简单的设计只有47条指令，但如果公司需要功能更复杂的芯片，它也提供了其他设计规范。RISC-V芯片已经开始出现在耳机、硬盘和AI处理器中，已经售出了100亿个内核。许多公司也在为数据中心和航天器进行RISC-V设计。RISC-V的支持者预测，几年后，这种芯片将无处不在。 31.加拿大芯片公司Tenstorrent研究一款RISC-V架构全新CPU 2023年1月，Zen架构之父Jim Keller加入Tenstorrent之后，不仅带来了RISC-V架构的有效推进，还称针对于RISC-V架构研发出了一款全新CPU。根据公开消息显示，这款CPU被命名Ascalon，而目前来说Ascalon的商用产品还需要等待一段时间。 32.Intel全新RISC-V内核处理器登场，最先进4nm工艺制造 2023年1月，Intel和SiFive宣布合作研发RISC-V架构芯片的开发板HiFive Pro P550，芯片将基于Intel 4工艺打造。开发板的主芯片为Intel Horse Creek SoC，四个SiFive P550性能核心，兼容RISC-V RV64GBC指令集，频率2GHz+，2MB共享三缓，支持16GB DDR5-5600、PCIe 5.0、万兆网口、M.2 2280 SSD等。板子尺寸244 x 244 mm，也就是microATX规格。按计划，开发板将于今年夏天和外界正式见面。 33.NASA招募Microchip、SiFive为自主太空任务开发RISC-V12核处理器SoC 2023年2月，NASA的喷气推进实验室（JPL）选择了Microchip来设计和制造基于SiFive的8个RISC-V X280核的多核高性能航天计算机（HPSC）SoC，并为VPU的2个集群增加了4个RISC-V核用于通用计算。 34.全球首个运行于RISC-V平台的Windows x64软件模拟器发布 2023年2月20日，Wine-CE是在不同指令集架构Linux系统上运行 Windows 程序的兼容层，基于Wine项目和Qemu项目。在最新的 Wine-CE 8.2中，前后端完成解耦，可运行于ARM和RISC-V平台，已在Starfive VisionFive2 RISC-V开发板上进行了测试，成功运行Windows x64记事本。具体地，Wine-CE 采用自创的奇美拉架构，非必要不模拟，使用修改过的QEMU翻译执行客户端指令的PE文件的同时，QEMU通过加载 Wine 的动态链接库（本机指令集架构）完成绘制等操作。 35.微软.NET Runtime初步支持RISC-V架构 2023年2月23日消息，三星工程师近日向微软.NET Runtime 提交了 PR 提案，让其初步支持RISC-V处理器。该代码已经成功测试了RISC-V的交叉构建（cross-building），甚至可以在RISC-V上运行一个简单的“hello world”类型的应用程序。 36.Pine64首款RISC-V单板计算机Star64正式发售 2023年4月6日消息，近期RISC-V单板计算机——Star64正式发售。Star64由开源硬件厂商Pine64设计推出，涵盖4GB和8GB两个内存版本，售价分别为69.99美元（当前约482元人民币）和 89.99 美元（当前约619元人民币）。Star64单板计算机搭载赛昉科技昉・惊鸿 7110 SoC（简称 JH7110），内置四核64位高性能RISC-V CPU及3D GPU。 37.全球首款RISC-V平板电脑——PineTab-V正式发布 2023年4月13日，全球首款RISC-V平板电脑——PineTab-V正式开启预售。PineTab-V由全球领先的开源硬件厂商Pine64设计推出，搭载赛昉科技昉·惊鸿7110 SoC（以下简称“JH7110”），预售价$159.99起（或其他币种等值价格，均为不含税价）。 38.招聘架构师，苹果入局RISC-V 2023年4月，苹果公司正在寻找一位积极主动的系统架构师来为产品定义计算加速策略。苹果需要的人员需具备：非常了解计算机架构（CPU、GPU、神经处理）、系统/SoC级电源架构、新兴计算引擎RISC-V、低功耗神经处理架构；能把系统级用例映射到SoC和系统，并确定HW/SW划分机会。 39.RISC–V确认走向安卓，芯片大厂已采用 2023年5月，RISC-V IP厂晶心科董事长林志明表示，海外某IP大厂（估计是高通）近期调整营运脚步的动作频频，已经变相将客户推向RISC-V架构市场，目前已经成功获得美国某芯片大厂的授权合约，加速切入安卓（Android）阵营市场。 40.加拿大AI芯片创企Tenstorrent宣布与LG合作开发芯片 2023年5月30日，加拿大AI芯片初创公司Tenstorrent与LG电子联合宣布，双方将合作开发新一代RISC-V架构的AI视频编解码芯片，为LG未来的高端电视和汽车产品以及Tenstorrent的数据中心产品提供潜在支持。 41.三星、英特尔、高通等13家企业发起RISC-V软件生态计划RISE 2023年6月2日，三星、英特尔、英伟达、高通、联发科、谷歌等13家IT和半导体企业今日在比利时布鲁塞尔正式发起全球RISC-V软件生态计划 “RISE”。据介绍，该计划旨在加速RISC-V新架构的软件生态建设及应用商业化进程，推动RISC-V处理器在移动通信、数据中心、边缘计算及自动驾驶等领域的市场化落地。RISE创始董事会包含13名成员：谷歌、英特尔、平头哥、三星、联发科、英伟达、高通、Andes、Imagination、Red Hat、Rivos、SiFive、Ventana。 42.2023年6月，RISC-V欧洲峰会于本周在巴塞罗那成功举行 2023年6月，RISC-V欧洲峰会于本周在巴塞罗那成功举行。本次峰会汇聚RISC-V产业链上的各个环节，展示RISC-V最新趋势、技术创新和应用案例，促进RISC-V技术在全球的推广和应用。 中国开放指令生态（RISC-V）联盟秘书长、北京开源芯片研究院首席科学家包云岗博士受邀在RISC-V欧洲峰会上作大会主旨报告，并参加圆桌论坛。“RISC-V has made a significant impact on the chip industry and academia all over the world.” 正如包云岗秘书长所言，RISC-V已经对全球的芯片行业和学术界产生了重大影响。如今RISC-V领域吸引了大量学者进行相关的研究，大量公司进入产业链赛道。通过RISC-V，我们能看到处理器芯片的未来。 43. （二）RISC-V国内产业动态
2022年10月，芯来科技助力裕太微电子推出高性能以太网L2 Lite-Managed YT9215系列交换芯片。该系列产品拥有完全自主知识产权。产品兼容2.5G/1000M/100M/10M等多种端口速率、支持线速交换。其功能、性能等各方面指标均达到世界先进水平。该系列产品均内置芯来科技RISC-V N205处理器内核。